Project Radar Boards Schiphol Control
We got a [pile of Control Tower displays from Schiphol airport (or Eurocontrol, etc)] used for tracking what is in the air.
They are basically small 2-3 CPU boards on a common RS 485 bus or on RS 232. One CPU is purely for programming. The other is the main board and handles the traffic on the bus (it may be ASTERIX format?) and the other handles the display. They are interconnected by a TTL serial on 9600 8N1. Each box also contains a high quality PSU.
The programming chip is also 9600 8N1 and contains some debugging tooling. Photo below shows the testpoints used for programming.
But easiest may be to use normal ATMEL programmeing on MISO/MOSI - which are nicely broken out on the connector.
Code
Some fairly functional code: https://github.com/MakerSpaceLeiden/AirtrafficControlDisplaysSchiphol
Bestand:Schiphol-first-light.mov
Schiphol Airtraffic Control displays
Seems to be the reference circuit from the display datasheet with an Atmel161:
With an SNx4HC138 3 line to 8 line decoder/demux used. De displays zijn niet op alle borden gelijk - maar wel uit de zelfde serie en aansturing.
Boards
Main connector
| 1 NC | 2 NC |
| 3 NC | 4 NC |
| 5 ? | 6 ? |
| 7 RST | 8 SCK |
| 9 MISO | 10 MOSI |
| 11 RX | 12 TX |
| 13 SS | 14 Vdd |
| 15 Vdd | 16 ? |
| 17 ? | GND |
| GND | GND |
Multiplexer
HC138 is een multiplexer (https://www.ti.com/lit/ds/symlink/sn74hc138.pdf?ts=1623312092250&ref_url=https%253A%252F%252Fwww.google.com%252F)
Pin 1,2,3 zijn de selects. 4,5 enables, G1 de active high
ABC worden alleen gebruikt - en schakelen het display
Multiplexer numbering
ATMEGA 161L
See also https://github.com/MakerSpaceLeiden/AirtrafficControlDisplaysSchiphol/blob/main/pins.h -- which has been tested against the actual board.
| 1 | MOSI - pin 9 connector |
| 2 | MISO - pin 10 connector |
| 3 | SCK - pin 8 connector |
| 4 | RST - pin 7 connector |
| 5 | RX - pin 11 connector |
| 6 | NC |
| 7 | TX - pin 12 connector |
| 8 | Brightness up to ground |
| 9 | Brightness down to ground |
| 10 | |
| 11 | |
| 12 | pin 10 display WR |
| 13 | pin 1 display RD |
| 14 | |
| 15 | |
| 16 | |
| 17 | |
| 18 | pin 9 display A0 |
| 19 | pin 8 display A1 |
| 20 | pin 7 display A2 |
| 21 | MCP 1 - 'A' select |
| 22 | MCP 2 - 'B' select |
| 23 | MCP 3 - 'C' select |
| 24 | pin 5 display CE1 |
| 25 | |
| 26 | pin 4 display RST |
| 27 | |
| 28 | |
| 29 | |
| 30 | pin 11 display D7 |
| 31 | pin 12 display D6 |
| 32 | pin 13 display D5 |
| 33 | pin 14 display D4 |
| 34 | pin 15 display D3 |
| 35 | pin 16 display D2 |
| 36 | pin 17 display D1 |
| 37 | pin 18 display D0 |
| 38 | VCC |
| 39 | |
| 40 | |
| 41 | |
| 42 | |
| 43 | |
| 44 | SS - pin 13 connector |
Display
The various cards contains displays from the PD family.
Multiplexer numbering
Datasheet displays
The photo's are from the card with the 6 displays of type PD443.
Various people hack them
- https://www.flickr.com/photos/okini393939/5148872258
- https://github.com/TiNredmc/PD443X_Lib
- https://github.com/TiNredmc/PD443Xclock
Main Board
Connection on the main bord - top row near the yellow 'TOP1' label.
Wiring / pinout main CPU board
.
| TOP 1 | SCK of CPU display board |
| TOP 2 | MISO of CPU display board |
| TOP 3 | MOSI of CPU display board |
| TOP 10 | RST of CPU display board |
| TOP 13,14 | TX/RX of CPU display board |
| BOT far left/right | Power |
Progamming cable ATMEL 
to which this needs to be connected.
Similar to 50228, but with 16 displays instead of 6. Also has 15 extra buttons, each with a LED underneath. Has a ATMEGA162 instead of the '161 of the 50228. etc. Also has 2 demuxes (74HC138 3 to 8 decoder) instead of 1, and 3 74HC174 flipflops for LED control.
[Bestand:voorkant50229.jpg|miniatuur|center|Voorkant van 50229 nummer 17, voor de aanduidingen van de displays, schakelaars/leds etc]
[Bestand:achterkant50229.jpg|miniatuur|center|Achterkant van 50229 nummer 17, voor de aanduiding welk IC waar zit]
Main connector
| 1 NC | 2 NC |
| 3 NC | 4 NC |
| 5 ? | 6 ? |
| 7 RST | 8 SCK |
| 9 MISO | 10 MOSI |
| 11 RX0 | 12 TX0 |
| 13 SS | 14 Vdd |
| 15 Vdd | 16 ? |
| 17 ? | GND |
| GND | GND |
De main connector komt dus overeen met die van de 50228
display control
De displays op de 50229 zijn PD4435, dus dezelfde als op de 50229 maar anders dan op de 50.028. De aansturing ervan is dus ook anders. datasheet PD443 series.
De aansturing lijkt erg op het voorbeeld uit de datasheet:
- nWR van de displays zitten allemaal aan elkaar en aan PD7 (pin 17) van de ATMega162.
- CLKIO van alle displays zit aan elkaar (en verder nergens aan)
- CLKSEL van alle displays op 1 na zit aan VCC, die ene zit aan GND. Dat is het display linksboven (A).
- nRST van alle displays zitten aan elkaar en op PE2 (pin 29) van de ATMega162
- Alle Adreslijnen voor het selecteren van digits zitten 1 op 1 aan elkaar (A0 aan A0 van alle displays, A1 aan A1, A2 aan A2).
- A0 zit op PC0 (Pin 21)
- A1 zit op PC1 (Pin 22)
- A2 zit op PC2 (Pin 23)
- CE1 en nCE0 wordt gebruikt om te selecteren welk display wordt aangestuurd en zit iets ingewikkelder in elkaar. (Na de omschrijving welk signaal waar aan zit volgt een tabel hoe welk display aan te sturen)
- CE1 van de bovenste 2 rijen (A tm H - zie foto) zit aan PC6 (Pin 27 AVR - gedeeld met de 2e demux, zie aansturing LED's)
- CE1 van de onderste 2 rijen (I tm P - zie foto) zit aan PC7 (Pin 28 AVR - gedeeld met de 2e demux, zie aansturing LED's)
- nCE0 zit steeds aan 2 displays: eentje uit de bovenhelft en eentje uit de onderhelft. Deze wordt gestuurd vanuit de 1e demux.
- Display A en I zitten aan nY0
- Display B en J zitten aan nY1
- Display C en K zitten aan nY2
- Display D en L zitten aan nY3
- Display E en M zitten aan nY4
- Display F en N zitten aan nY5
- Display G en O zitten aan nY6
- Display H en P zitten aan nY7
- Van de eerste demux zijn de enable-pinnen altijd actief (nE1, nE2 aan GND, E3 aan Vcc). Sturen van diens adreslijnen is dus voldoende om nCE0 van de displays te sturen. De demux zorgt voor de inversie. De 2e demux stuurt de flipflops die de LED's sturen, zie aldaar.
| PC3 (A0) | PC4 (A1) | PC5 (A2) | PC6 (CE1 bovenrijen) | PC 7 (CE1 onderrijen) | Display |
|---|---|---|---|---|---|
| X | X | X | L | L | geen |
| X | X | X | H | H | invalid (2 displays tegelijk / LED mux) |
| L | L | L | H | L | A |
| L | L | L | L | H | I |
| L | L | H | L | H | J |
| L | L | H | H | L | B |
| L | H | L | L | H | K |
| L | H | L | H | L | C |
| L | H | H | L | H | L |
| L | H | H | H | L | D |
| H | L | L | L | H | M |
| H | L | L | H | L | E |
| H | L | H | L | H | N |
| H | L | H | H | L | F |
| H | H | L | L | H | O |
| H | H | L | H | L | G |
| H | H | H | L | H | P |
| H | H | H | H | L | H |
[TODO: foto displays letter A-P] [TODO: foto achterkant waarop 1e demux, 2e demux, en de 3 174's gelabeld zijn]
reading the buttons
The 15 buttons are in a 4x4 matrix. The brightness up / down switches connect to the same pins. Every switch is between two MCU pins.
- Brightness up: between PD2 and PB3.
- Brightness down: between PD4 and PD5.
| row/col | PD2 | PD3 | PD4 | PD5 |
| PB3 | UP | WIS | RVR | RD 06 |
| PB2 | 22 | 27 | 36R | 06 |
| PB1 | 36L | 18L | 18R | CLR |
| PB0 | 4 | 3 | 2 | 1 |
Text on the buttons taken from board 50.229 no 17. Might differ on other board. (TODO: add picture. Description: Top to botom 1,2,3,4, then under 4 is CLR and left to right 18R,18L,36L,06,36R,27,22,RD 06, RVR, WIS.)
Read as any other keyboard matrix (? Enable pull-ups on input row/col s & unused col/row and drive one col/row low ?)
setting the LEDs
De LED's worden aangestuurd via 74HC174 flipflops. Hiervan worden steeds de eerste 5 gebruikt, er zijn 3 IC's, zo worden 15 LED's gestuurd. De ingangen hangen aan elkaar, door middel van de kloklijn wordt gekozen welk van de 3 IC's wordt ingeklokt. Er zijn dus 5 I/O pinnen vanuit de AVR waarmee data wordt klaargezet voor de LED's. Vervolgens wordt (met andere I/O lijnen) de klok van de flipflops gestuurd 1 van de 3 groepjes van 5 te kiezen waar die data naar toe moet. Dit gaat via de tweede demux. Onderaan dit paragraafje staat een tabel welke pinnen welke LED's sturen. (Je kunt de achterliggende details dan eventueel overslaan)
(Terzijde: Is dit met het oog op toekomstige uitbreidbaarheid zo ontworpen? Er worden immers maar 3 uitgangen van de demux gebruikt om de 3 74hc174's te sturen, en de demux heeft 3 adreslijnen. Het spaart dus geen I/O - al wordt e.e.a. slim dubbel gebruikt en is het misschien daarvoor al nodig de demux ertussen te hebben).
De tweede demux is niet standaard enabled:
- nE1 wordt gestuurd uit PC6 (Tevens CE1 bovenrijen) - deze pin moet dus Laag om te enablen
- nE2 wordt gestuurd uit PC7 (Tevens CE1 onderrijen) - deze pin moet dus Laag om te enablen
- E3 wordt gestuurd uit PC5 (Tevens A2 eerste mux). - deze pin moet dus Hoog om te enablen
De Adreslijnen van de 2e demux zijn als volgt verbonden:
- A0 wordt gestuurd uit PC3 (Net als A0 eerste demux)
- A1 wordt gestuurd uit PC4 (Net als A1 eerste demux)
- A2 wordt gestuurd uit PD6
De datalijnen van de flipflops worden als volgt gestuurd:
- D0 wordt gestuurd uit PA0
- D1 wordt gestuurd uit PA1
- D2 wordt gestuurd uit PA2
- D3 wordt gestuurd uit PA3
- D4 wordt gestuurd uit PA4
De LED's worden dus als volgt aangestuurd:
- Maak de adreslijnen laag om geen enkele van de klokinputs te sturen
- Zet data op PA0 tot en met 4 klaar volgens onderstaande tabel
- Kies gewenste 74HC174 uit onderstaande tabel
- Zet de adreslijnen van de demux zodanig dat de gewenste 174 een opgaande klokflank krijgt en de data inklokt
- Herhaal
| PA0 | 1 | 18R | 27 |
| PA1 | 2 | 18L | 22 |
| PA2 | 3 | 36L | RD 06 |
| PA3 | 4 | 06 | RVR |
| PA4 | CLR | 36R | WIS |
| 74HC174 nummer : | 0 | 1 | 2 |
Text on the buttons taken from board 50.229 no 17. Might differ on other board. Top to bottom 1,2,3,4, then under 4 is CLR and left to right 18R,18L,36L,06,36R,27,22,RD 06, RVR, WIS. - zie foto bovenaan.
Om de HC174 te selecteren:
| 74HC174 nummer | PC3 | PC4 | PC5 |
|---|---|---|---|
| 0 | L | L | H |
| 1 | L | H | H |
| 2 | H | H | H |
| geen | X | X | L |
PC5 kan dus gebruikt worden om de klokflank mee te genereren (even hoog maken, laag maken, en daarna PC3 en PC4 kiezen met PC5 laag)
Other things
The button caps can be carefully removed to replace the text.
Dit is het board met 6 rode displays en een panduit 64-pins connector. Er zit geen "slimmigheid" (logica of mcu) op dit board.
Voorkant 50.028
Achterkant 50.028
De displays op dit board zijn van het type DLO3416 datasheet. Deze hebben 6 datalijnen, een !WR lijn die aangeeft wanneer deze datalijnen gelezen moeten worden, 2 adreslijnen die aangeven welk van de 4 digits wordt aangestuurd, en 4 chip-enable lijnen die gebruikt kunnen worden om individuele displays aan te sturen. CE1 en CE2 zijn actief hoog, !CE3 en !CE4 zijn actief laag, op die manier kan door lijnen samen te nemen adressering gedaan worden.
Op het 50.028 board zitten de diverse Chip Enable lijnen dus ook aan elkaar op een manier dat adressering van de 6 individuele displays mogelijk is.
Ik reken de plek waar een "P" in de connector staat als pin 1, en tel vervolgens als volgt:
| 1 | 3 | 5 | ... | 63 |
| 2 | 4 | ... | 62 | 64 |
De pin-out wordt dan: (Let op, nog niet gecontroleerd! Dit is met een multimeter uitgepiept maar ik heb het display nog niet aangesloten/aangestuurd). Pinnen die aan elkaar zitten hebben 1 rij in de tabel. Pinnen die niet verboden zijn, zijn weggelaten. Voor de chip-enable lijnen is een eigen tabel
| pin(nen) | Display-pinfunctie |
|---|---|
| 1,2,3,4 | 5 V voeding |
| nc pinnen! | |
| 7,8 | !CLR (van alle displays samen) |
| 9,10 | !WR (van alle displays samen) |
| 11,12 | A1 (van alle displays samen) |
| 13,14 | A0 (van alle displays samen) |
| 15,16 | Chip enable, zie andere tabel (CE2 E,B,D ; !CE4 A,C,F) |
| 17,18 | Chip enable, zie andere tabel (CE1 D ; CE2 B ; !CE3 A ; !CE4 E,B) |
| 19,20 | Chip enable, zie andere tabel (CE1 B,F ; CE2 A; !CE3 C,E ; CE4 D) |
| 21,22 | Chip enable, zie andere tabel (CE1 A,C,E ; !CE3 B,D,F) |
| 23,24 | CU (cursor select) (van alle displays samen) |
| 25,26 | CUE (Cursor select) (van alle displays samen) |
| 27,28 | D6 (van alle displays samen) |
| 29,30 | D5 (van alle displays samen) |
| nc pinnen! | |
| 33,34 | D4 (van alle displays samen) |
| 35,36 | D3 (van alle displays samen) |
| 37,38 | D2 (van alle displays samen) |
| 39,40 | D1 (van alle displays samen) |
| 41,42 | D0 (van alle displays samen) |
| 43 | BL (blanking) F |
| 44 | BL (blanking) D |
| 45 | BL (blanking) B |
| 46 | BL (blanking) E |
| 47 | BL (blanking) C |
| 48 | BL (blanking) A |
| NC pinnen! | |
| 61,62,63,64 | GND |
Waarbij de adressering van de displays overzichtelijker te zien is als je het als volgt weergeeft:
| display | 15 | 17 | 19 | 21 |
|---|---|---|---|---|
| A | L | L | H | H |
| B | H | L | H | H |
| C | L | H | L | H |
| D | H | H | L | H |
| E | H | L | L | H |
| F | L | H | H | H |
De displays op de print zijn hierbij genummerd als
| A | B |
| C | D |
| E | F |
De displays zijn dus te adresseren door middel van de adreslijnen op pinnen 15,17,19,21 (chip enable lijnen). De digits binnen een display door middel van de A0 en A1 adreslijnen.
TODO. Dit is het board met de 74xx logica via een flatcable verbonden met een displayprint met 10 groene displays.
